A Huawei propôs a “Lei Tao” para encontrar sua própria direção evolutiva para chips produzidos internamente.
No dia 25 de maio, foi realizado em Xangai o Simpósio Internacional sobre Sistemas de Circuitos (ISCAS) 2026, organizado pelo Instituto de Engenheiros Elétricos e Eletrônicos (IEEE).
Na conferência, He Tingbo, presidente da Unidade de Negócios de Semicondutores da Huawei, proferiu um discurso intitulado "Exploração e Prática de Novos Caminhos no Desenvolvimento de Semicondutores", propondo uma nova lei para o desenvolvimento de semicondutores:
A "miniaturização temporal" deve substituir a "miniaturização geométrica" como o novo princípio orientador para a evolução dos semicondutores e sistemas eletrônicos. Por meio de tecnologias inovadoras, como a redução da dependência lógica (logic folding), os atrasos de propagação de sinais devem ser continuamente comprimidos e a densidade de transistores aumentada, alcançando assim a evolução contínua dos semicondutores e sistemas eletrônicos.
Foto | Weibo @Diário do Povo
Essa nova teoria, que rivaliza com a "Lei de Moore", com mais de 50 anos, é chamada de "Lei de Escala Tau" pela Huawei.
O que é a Lei do Tao?
Em relação à Lei do Tao, a primeira coisa que precisamos saber é:
O "Tao" em "Lei de Tao" não representa o nome de uma pessoa como na Lei de Moore; em vez disso, refere-se à constante de tempo τ (a letra grega tau) no projeto de circuitos integrados.
O conceito de τ em si é muito simples. Ele representa a velocidade com que a tensão do sinal muda (carrega ou descarrega) em um circuito e pode ser calculado usando a fórmula básica τ = resistência R × capacitância C.
De um modo geral, embora normalmente entendamos os sinais binários 0 e 1 de um chip como um estado "ou um ou outro", com alternância instantânea entre os dois, esse não é o caso no mundo real.
Devido às diversas formas de resistência e capacitância dentro dos chips e fios, os sinais elétricos que representam 0 e 1 não mudam instantaneamente.
Essa mudança de sinal é mais parecida com uma bateria: é "1" quando está quase totalmente carregada e "0" quando está quase completamente descarregada.
Existe um intervalo de tempo muito breve entre "encher a partir do vazio" e "esvaziar a partir do cheio", e esse tempo é τ.
Portanto, você pode pensar em τ como um "parâmetro de frequência" semelhante a GHz; os dois se complementam.
Quanto menor o valor de τ, mais rápido o chip consegue distinguir entre 0 e 1, mais rápido o transistor comuta e maior a velocidade de execução do chip por segundo (GHz).
Nos últimos cinquenta anos, os transistores constituíram a maior parte do tamanho dos chips, e a principal fonte de atraso τ são os transistores. A otimização do tamanho dos transistores, guiada pela Lei de Moore, trouxe benefícios significativos para a melhoria da frequência.
Atualmente, os transistores de 3 nm e 2 nm possuem atrasos extremamente pequenos, mas os fios circundantes são obrigados a ser extremamente finos, o que leva a um aumento da resistência interna e a um τ maior. A manifestação macroscópica disso é que está se tornando cada vez mais difícil aumentar a frequência do chip.
É nesse contexto que a "Lei Tao" da Huawei propõe uma abordagem diferente, deixando de usar a densidade de transistores como parâmetro para o desenvolvimento futuro de chips.
A densidade de transistores deixou de ser o principal fator limitante da frequência. A nova busca por melhorias na frequência e no desempenho dos chips consiste em reduzir o valor de τ por meio de outras abordagens abrangentes.
O empilhamento 3D se tornará a principal tecnologia.
Analisando a declaração de He Tingbo, podemos ver que a Huawei não apenas propôs uma lei para o futuro, mas também apresentou um dos métodos específicos para o desenvolvimento de chips sob a nova lei: o Logic Folding .
Esse termo soa muito sofisticado, mas na verdade representa algo muito simples: o empilhamento de fichas em três dimensões.
Em outras palavras, já que os fios se tornaram a principal fonte de atraso, devemos projetar o circuito, que originalmente era disposto em um plano, em uma estrutura 3D para evitar desvios de fios, reduzir a resistência interna e, assim, otimizar o atraso τ.
Este é precisamente o caminho que os principais projetistas e fabricantes de chips do mundo escolheram coletivamente.
O Foveros da Intel, o 3D V-Cache da AMD e o SoIC da TSMC são essencialmente soluções diferentes para o projeto de circuitos de chips tridimensionais.
Dessa forma, o que originalmente era um "caminho de várias centenas de micrômetros" se torna uma "escada de dezenas de micrômetros", o que pode reduzir efetivamente a resistência e a capacitância parasita do fio, otimizar o atraso τ e melhorar a frequência macroscópica.
Além de reduzir o comprimento dos circuitos por meio do empilhamento 3D, toda a indústria de semicondutores também está se voltando para outra tecnologia: fornecimento de energia pela parte traseira.
Os cálculos mostram que, em nós de 5 nm e inferiores, a própria rede de alimentação consome quase 40% da área da superfície do wafer.
Isso significa que as linhas de sinal muitas vezes precisam fazer desvios na fiação para dar lugar a linhas de energia e outras estruturas.
Imagem | Bilibili @GeekBay
Além disso, à medida que os transistores comprimem as linhas de sinal, tornando-as cada vez mais finas, o comprimento médio e a capacitância parasita dessas linhas aumentam significativamente, levando a um atraso τ descontrolado.
A tecnologia PowerVia da Intel, combinada com a tecnologia de transistor RibbonFET, alcançou uma utilização de área de célula padrão superior a 90% em experimentos, reduzindo significativamente a pressão sobre a fiação do chip.
Embora ainda não se saiba qual tecnologia de rede de alimentação de energia traseira (BSPDN) a Huawei está desenvolvendo, é evidente que o desempenho da fonte de alimentação já foi levado em consideração na tecnologia de dobramento lógico.
…No nível do circuito: a arquitetura LogicFolding supera as limitações físicas dos layouts de circuito tradicionais, encurta significativamente a fiação do caminho crítico, reduz efetivamente a carga de resistência e capacitância da propagação do sinal e, em última análise, melhora a densidade de transistores e o desempenho do circuito.
Quando o Qilin retornará?
Depois de analisar todos esses termos técnicos, provavelmente só há uma coisa que todos realmente querem saber:
Quando posso comprá-lo?
No entanto, o ISCAS 2026 é apenas um fórum técnico, e o que He Tingbo propôs na conferência foi um "conceito teórico", ambos com uma inclinação maior para a orientação teórica.
Como é sabido, leva tempo para traduzir uma teoria em um produto com ampla influência .
Segundo a apresentação oficial da Huawei, nos últimos seis anos, a empresa projetou e produziu em massa 381 chips baseados na Lei Tao, atendendo clientes em diversos setores, áreas e mercados.
O primeiro chip Kirin a adotar a tecnologia de dobramento lógico será lançado neste outono, muito provavelmente na série Mate 90, o que pode ser visto como a estreia da solução de empilhamento 3D da Huawei no mercado de massa.
Até 2031, a densidade de transistores dos chips de alta gama da Huawei, projetados com base na Lei de Tao, atingirá o equivalente a um processo de 1,4 nm (14 Å) .
Só então teremos a oportunidade de ver a forma definitiva de um chip da Huawei com "dobramento lógico + alimentação traseira".
Vale ressaltar que tecnologias como a Lei de Tao e a dobra lógica não se limitam a telefones celulares —
Não se esqueça de que os chips usados nos computadores, TVs, tablets e outros dispositivos da Huawei são essencialmente os mesmos produtos que o Kirin.
Mais importante ainda, produtos como os processadores de IA da série Ascend da Huawei, placas de computação e clusters de servidores estarão, sem dúvida, entre os primeiros a se beneficiarem da Lei de Tao.
Imagem | Huawei
Também na ISCAS 2026, He Tingbo disse:
O futuro pertence, sem dúvida, à colaboração aberta. Nenhuma empresa sozinha consegue resolver todos os problemas no caminho da evolução dos semicondutores.
No âmbito da Lei Taoísta, esperamos trabalhar em estreita colaboração com cientistas, engenheiros e parceiros da indústria em todo o mundo para promover em conjunto o desenvolvimento contínuo da indústria de semicondutores e eletrônica.
Quando a Lei de Moore, apesar de repetidas atualizações, ainda falha em refletir a realidade objetivamente, é hora de a indústria de tecnologia explorar uma nova teoria orientadora.
#Siga a conta oficial do iFanr no WeChat: iFanr (ID do WeChat: ifanr), onde você encontrará conteúdo ainda mais interessante o mais breve possível.
